PXI Backplanes

Grafik für PXI Backplanes in Schroff - Europa, Mittlerer Osten, Afrika und Indien
+/- Zum Zoomen den Mauszeiger über das Bild halten
  • 12-lagiger Aufbau, minimales Übersprechen Digital- zu Analogteil
  • 64 Bit CompactPCI Bus und PXI Bus auf der P2 Ebene
  • Konform zu: PXI Specification R 2.0, PICMG 2.0 R3.0 CompactPCI Core Specification, PICMG 2.1 R2.0 Hot Swap Specification, PICMG 2.9 R1.0 System Management Bus Specification, PICMG 2.10 R1.0 Keying Specification
  • Utility Steckverbinder für Statussignale
  • Intelligent Plattform Management Bus (IPMB) Steckverbinder nach PICMG 2.9
  • Clockgenerierung auf der Backplane. Einspeisung eines externen Clocks möglich, die Backplane schaltet automatisch zwischen beiden Clocks um
  • Hervorragende Hochfrequenz-Rauschunterdrückung und sehr hohe MTBF Werte durch keramische Kondensatoren
  • Backplanes bis 5 Slot sind 66MHz fähig, 6 bis 8 Slot Backplanes sind auf 33MHz Betrieb eingestellt

    Spezifikation:

    PXI

Select product specifications before modifying or adding to project list or requesting a quote.

Breite mm
Slotanzahl
 
Katalognummer Slotanzahl Systemslot Breite mm Systemslot Rear I/O Beschreibung Höhe HE Layerzahl
Katalognummer Slotanzahl Systemslot Breite mm Systemslot Rear I/O Beschreibung Höhe HE Layerzahl
5 links 100.6 rechts nein 64-bit CompactPCI Bus, PXI Bus 3 12
7 links 141.0 rechts nein 64-bit CompactPCI Bus, PXI Bus 3 12
8 links 162.0 rechts nein 64-bit CompactPCI Bus, PXI Bus 3 12